低边开关是一种利用NPN晶体管控制负载与GND之间电流的电路。这种简单的电路结构，作为通过微控制器GPIO信号驱动继电器、电机等负载的基础解决方案，被广泛应用于工业设备和车载系统中。在低边开关中，尤其容易导致失效的因素有两个：使晶体管切实饱和的基极电阻值，以及针对感性负载的反电动势应对措施（例如二极管、钳位电路）。本文将以这两点为核心，梳理完成设计的整个过程，包括器件选型、损耗、发热、布线及实际装机验证等各个步骤。关于NPN晶体管的基本工作，在“NPN晶体管详解｜低边开关基础”中有详细介绍。关于双极晶体管整体的基础知识，请参阅“双极晶体管｜工作原理及使用方法（NPN/PNP）”。
NPN低边开关电路的结构
掌握整个电路的结构后，就可以清晰了解电流路径。通过先掌握结构，有助于理解设计参数对各部件的影响。
低边开关电路整体与电流流向（电源→负载→NPN→GND／二极管的位置）
低边开关的基本结构是从电源正极引脚经过负载到达NPN晶体管集电极，再将发射极连接至负侧（GND）。电流路径为“电源（+V）→ 负载 → 集电极 → 发射极 → GND”。关于晶体管的结构和引脚功能，在“双极晶体管｜工作原理及使用方法（NPN/PNP）”一文中已经结合电路符号一同进行了讲解。
微控制器和PLC的输出端经由基极电阻RB 连接至NPN晶体管的基极。当I/O引脚输出高电平（HIGH）时，产生基极电流IB，使基极-发射极结处于正向偏置状态。由此产生集电极电流IC，使负载开始工作。当I/O引脚输出低电平（LOW）时，基极电流几乎为零，集电极电流也被切断。另外，GPIO的“高电平（HIGH）输出电压”并不总是与VCC一致。在后续的基极电阻计算中，还需确认技术规格书中的VOH(min)（指定源极电流条件）和I/O电流上限。
驱动继电器、电磁阀等感性负载时，必须使用续流二极管，将其与负载并联，将阴极朝向电源侧（+V），阳极朝向晶体管侧（GND侧）进行连接。在晶体管关断的瞬间，线圈中积蓄的能量会形成向二极管侧循环的路径，从而防止晶体管承受过大的反向电压。在对传感器线圈和灯具的电机绕组进行开关时，也需要同样的权衡考虑。
低边开关与高边开关的定位
使用晶体管进行负载的开/关切换，有低边和高边两种配置方式。这两种配置的结构根据应用需求，各具优势。低边是将开关配置于负载GND侧的结构，高边是将开关配置于电源侧的结构。具体需要根据安全要求和测量需求来选择。
低边开关的优势在于，可以通过NPN晶体管实现，且能共用微控制器和GND，从而可简化驱动电路。通过1枚基极电阻，可直接通过微控制器输出进行驱动。但是，由于负载的GND侧电位处于浮动状态，在以GND为基准进行电流测量和构建保护电路时，需要特别注意。在注重成本的应用中，低边开关因其电路简洁性和元器件数量少而更具优势。
高边开关由于负载的GND侧始终与GND相连，因此有时在安全性和测量方面具备优势。然而，由于需要P沟道MOSFET（P沟道FET）、PNP晶体管或专用驱动器IC，其驱动电路更复杂。
关于使用了PNP晶体管的高边结构的基础知识，可参阅“PNP晶体管详解｜高边开关基础”一文。通过微控制器驱动继电器或电机时，通常选用低边结构，这是因为电流路径简单，所需元器件较少，且电路图一目了然。
设计示例①：使用5V微控制器驱动200mA继电器
假设一种典型的应用场景，即使用5V微控制器驱动小型继电器。
| 项目 | 规格 |
|---|---|
| 微控制器电源 | 5 V |
| GPIO输出 | 5 V，每个端口最大电流20mA |
| 负载 | 5V驱动的小型继电器 |
| 线圈电流 | 200 mA |
| 晶体管 | NPN小信号（最大电流 IC(max) 500mA级） |
在该条件下，通过微控制器的1个端口直接驱动继电器。如果基极电阻过大，继电器将无法吸合；过小则会超过微控制器侧的电流上限。要实现可靠的开关工作，就需要在这些约束条件之间取得平衡。
在设计时应确定的主要项目有3个。第一是基极电阻RB 应设置为多少Ω。第二是确认晶体管是否在饱和状态下工作（VCE(sat) 是否在容许范围内）。第三是如何保护晶体管免受线圈反电动势的影响。强制β值和GPIO的电流上限将决定基极电阻值。通过比对VBE和VCE(sat) 的技术规格书值与实测值，来确认饱和状态。
设计示例②：使用3.3V微控制器驱动70mA电磁阀
假设使用3.3V微控制器驱动小型电磁阀，这是一种近年来逐渐增多的设计场景。
| 项目 | 规格 |
|---|---|
| 微控制器电源 | 3.3V |
| GPIO输出 | 3.3V，每个端口最大电流12mA |
| 负载 | 小型电磁阀（额定电压12V） |
| 稳态电流 | 70mA |
| 电源系统 | 负载用12V，微控制器用3.3V |
| 晶体管 | NPN（最大电流 IC(max) 200–500mA级） |
即使负载电源和微控制器电源属于不同的系统，但在低边开关中，发射极（GND）基准也需要与微控制器I/O的基准保持一致。因此，需要将负载用12V电源的GND与微控制器3.3V电源的GND在一点上可靠连接，并将布线分开，以避免负载电流的回流混入微控制器的GND线路中（原则上采用星形连接）。
与5V系列相比，微控制器的输出电压较低，输出电流的上限也较低，这便产生了双重限制。因此，能否确保饱和变得更为重要。在元器件选型确定之前，需要先确认电压裕量和电流容量。
3.3V时，可分配于VBE和基极电阻的电压余量较小。这使基极电流的设计变得非常严苛。当IO引脚的GPIO电流上限被限制在4~5mA时，难以通过单个NPN晶体管进行驱动。在这种限制下，需要考虑切换为晶体管阵列或驱动器IC。
NPN晶体管（双极晶体管）的低边开关设计流程
设计从所要求的规格（负载电流、电源电压、GPIO规格）开始。只要按照流程逐步推进，即可完成从器件选型到确定电阻值的工作。在开始设计之前，先确定“将哪些条件（温度、电压、负载波动）作为最坏条件处理”，可以使后续的计算和评估更顺利，从而减少量产时的返工。低边开关因其电路本身较简单，因此前提条件的设定（将哪些值作为“最坏条件”处理）将直接影响设计的成败。
通过“晶体管详解：结构、分类及工作原理基础”可以宏观了解晶体管整体的定位及各类型的特点。
基于所要求的规格确定\(I_C\)、\(β_{forced}\)、\(I_B\)、\(R_B\) 的步骤
按以下6个步骤进行设计。
- 定义负载侧条件：根据负载电压\(V_S\)、负载电流\(I_{LOAD}\)、占空比（连续或PWM）以及环境温度范围，确定晶体管中流过的集电极电流IC的目标值（在初始计算中假设\(I_C\) ≒ c）。
负荷为电机等时，不用稳态电流，而是用启动/堵转时的最大电流来确定\(I_{LOAD}\)。不仅要确认\(I_{C(max)}\)的连续额定值，还需确认脉冲额定值和安全工作区（SOA），以确保即使在最大电流条件下也不会发生击穿（损坏）。 - 确认候选晶体管的技术规格书：确认最大集电极电流\(I_{C(max)}\)、直流电流放大系数\(h_{FE(min)}\)、\(V_{BE(on)}\)的典型值、\(V_{CE(sat)}\)，来判断该器件级别是否满足要求。
- 根据\(β_{forced}\)确定基极电流\(I_B\)的目标值：并非完全依赖\(h_{FE(min)}\)，而是设定强制电流放大倍数\(β_{forced}\) = 10–20，并根据\(β_{forced}\) = \(I_C\) / \(I_B\)计算\(I_B\)（例如：当\(I_C\) = 200 mA、\(β_{forced}\) = 10时，\(I_B\) = 20 mA）。
- 微控制器/PLC的I/O规格核对：确认高电平电压\(V_{IO}\)和源极/漏极电流上限\(I_{O(max)}\)，并确认\(I_B\)是否在单个端口的范围内，以验证多个端口同时使用时是否在总电流限制范围内。
- 计算基极电阻\(R_B\)：根据电压差计算\(R_B\) ≒ (\(V_{IO}\) − \(V_{BE}\)) / \(I_B\)，并圆整为标准电阻值（E24系列）。
- 确定候选器件：确认采用设计的\(I_C\)、\(I_B\)、\(V_{CE(sat)}\)时损耗是否在容许范围内，以及\(I_{C(max)}\)和容许损耗是否有足够的裕量。
按照这6个步骤，从负载条件出发，逐步确定所需的器件和常数。各步骤的计算示例会在后续章节中给出。产品确定后，将进入饱度确认阶段。
饱和确认→损耗确认→保护→验证的顺序
\(R_B\) 和器件确定后，按以下4个步骤确认设计的合理性。
饱和条件确认
计算\(I_C\) 和\(I_B\) 之比。确认它们的比值充分小于\(h_{FE(min)}\) ：
\(\displaystyle\frac{I_C}{I_B} < h_{FE}(min)\)
与技术规格书中记载的\(V_{CE(sat)}\)条件进行比较，确认\(I_B\) 是否不足。如果比值过大，原本应作为开关实现饱和的晶体管将无法按照预期达到饱和，反而进入\(V_{CE}\)无法充分下降的放大区，导致损耗增加，甚至可能损坏器件。增加\(I_B\)并减小比值，或选择\(h_{FE(min)}\)较高的器件。
损耗和发热确认
使用\(V_{CE(sat)}\)、\(I_C\)、占空比Duty计算饱和时的损耗：
\(P≈V_{CE}(sat)\times I_C\times Duty\)
将此值与技术规格书中的容许损耗进行比较。若在容许损耗的50%以下，则具有充分的余量。若超过80%，则应探讨将器件升档或更换为MOSFET。另外还需确认热阻与环境温度的兼容性。
感性负载保护确认
确认续流二极管的安装方向是否正确（阴极朝向电源侧，阳极朝向晶体管侧），以及额定值是否满足要求（\(I_F\) ≥ \(I_{LOAD}\)、\(V_R\) ≥ \(V_S\)）。在有释放时间和噪声要求的情况下，可考虑串联添加齐纳二极管或添加RC缓冲电路。另外还要确认二极管的损耗在额定范围内。
必要最小程度的实际装机验证
使用万用表（DMM）测量三个参数：\(V_{BE}\)（0.6～0.9 V的范围表示偏置适当）、\(I_C\)（与设计值的一致性，用于确认饱和状态）、\(V_{CE}\)（实测导通时的\(V_{CE(sat)}\)，确认其与技术规格书中的\(V_{CE(sat)}\)条件和值是否相当。通常以数百mV为参考基准，但具体会因器件、电流、\(I_B\)条件而异）。如果有示波器，可以观测关断时的波形，并通过目视确认二极管的钳位动作。
通过依次确认这4个项目，可以逐步确认设计的合理性。下一节将介绍基极电阻的计算示例。
低边开关电路中基极电阻\(R_B\) 的确定方法（NPN晶体管的基极驱动）
基极电阻的值需同时满足使晶体管饱和所需的基极电流和GPIO的电流上限要求。强制β值的设定决定着设计的成败。
\(β_{forced}\) = 10–20与GPIO电流上限的核对
技术规格书中记载的\(h_{FE(min)}\)是特定测试条件下的最小值。该值会因温度及个体差异而波动，因此完全依赖该值的设计缺乏安全裕度。
在开关应用中，会特意设置较小的电流放大系数：
\(β_{forced}=\displaystyle\frac{I_C}{I_B}\)
例如，当\(I_C\) = 200 mA时，改变\(β_{forced}\)将得到如下结果：
| \(β_{forced}\) | \(I_B\) |
|---|---|
| 10 | 20 mA |
| 15 | 13.3 mA |
| 20 | 10 mA |
\(β_{forced}\)越小，\(I_B\)越增加，就越容易饱和。但是，如果\(I_B\)增加过多，可能会超出微控制器和PLC的I/O电流上限，所以需要在可靠性和I/O容量之间取得平衡。
当\(I_B\)的目标值确定后，需要对照微控制器和PLC的规格，确认\(I_B\)是否超过每个I/O引脚的容许电流。同时还需要验证多个引脚同时使用时的总电流限制。例如，当设计端口上限为20mA、\(I_B\) = 20 mA时，将几乎达到极限使用状态。当其他端口也同时工作时，也需确认总电流的限制。应在\(β_{forced}\) = 10–20的范围内，考虑到与I/O负担之间的平衡，调整为实际可行的值。
使用3.3V/5V输出时的\(R_B\) 计算示例
当\(I_B\) 确定后，\(R_B\) 的计算本身即可通过下列公式求得：
\(R_B≈\displaystyle\frac{(V_{IO}−V_{BE})}{I_B}\)
其中，\(V_{IO}\)为GPIO的输出电压。但是，实际的I/O输出电压会随输出电流（源电流）的增加而降低。因此，为确保安全，建议\(V_{IO}\)采用技术规格书中\(V_{OH(min)}\)（规定的IOH条件下）的值，而非\(V_{CC}\)的典型值。另外，\(V_{BE}\)不仅要考虑0.7V的典型值，还需结合\(V_{BE(sat)}\)和温度波动，通过原型实测来进行调整。
将计算结果圆整为标准电阻值。实际可用的电阻值，仅限E12系列（10%精度）和E24系列（5%精度）等标准系列。E24系列的阻值划分更细致，例如1.0kΩ、1.1kΩ、1.2kΩ等，因此更容易选到与计算所得的RB值接近的阻值。
例1：用5V微控制器驱动200mA继电器
使用设计示例①的条件。
| 项目 | 值 |
|---|---|
| \(V_{IO}\) | 5.0 V |
| \(I_C\) | 200 mA |
| \(β_{forced}\) | 10 |
| \(I_B\) | 20 mA |
| \(V_{BE(on)}\) | 0.7 V |
计算\(R_B\) ：
\(R_B≈\displaystyle\frac{(5.0−0.7)}{0.02}=215Ω\)
E24系列中最接近的值为220Ω。使用该值重新计算\(I_B\) ：
\(I_B=\displaystyle\frac{(5.0−0.7)}{220}≈19.5 mA \)
与目标值20mA基本一致。如果I/O引脚的上限在20mA左右，则成立。还应确认包含其他端口在内的总电流余量。同时应确认没有使用大电流的端口，确保不超过控制器总电流的上限。
例2：用3.3V微控制器驱动70mA电磁阀
采用设计示例②的条件。
| 项目 | 值 |
|---|---|
| \(V_{IO}\) | 3.3 V |
| \(I_C\) | 70 mA |
| \(β_{forced}\) | 10 |
| \(I_B\) | 7 mA |
| \(V_{BE(on)}\) | 0.7 V |
计算\(R_B\) ：
\(R_B≈\displaystyle\frac{(3.3−0.7)}{0.007}=371Ω\)
在E24系列中，360Ω或390Ω为候选值。分别重新计算\(I_B\) ：
360 Ω 时：\(I_B\) = (3.3 – 0.7) / 360 ≒ 7.2 mA
390 Ω 时：\(I_B\) = (3.3 – 0.7) / 390 ≒ 6.7 mA
如果I/O引脚的电流上限在8–10mA左右，则两个数值都有足够的裕量。如果上限被限制在4–5mA，则单靠NPN驱动较难。在这种限制下，可探讨晶体管阵列或其他驱动电路结构。
还需确认基极电阻\(R_B\)的额定功率。\(R_B\)消耗的功率可根据\(P_{RB}\) ≈ (\((V_{IO}\) – \(V_{BE})^2\) / \(R_B\)（= \(I_{B^2}\) × \(R_B\)）进行估算。例如，在例1（\(V_{IO}\) = 5.0 V、\(V_{BE}\) = 0.7 V、\(R_B\) = 220 Ω）中，\(V_{IO}\) – \(V_{BE}\) = 4.3 V、(4.3 V) 2 = 18.49、18.49 / 220 ≈ 0.084 W（约84 mW）。选择1/8W（0.125W）以上的产品，可获得较好的温度裕量。
相比于仅用典型值一次性算出\(R_B\) ，通过“在最坏条件下仍能成立”这一原则，从上限、下限进行验证来确定RB，其设计依据将更加明确。关键在于要同时确认(1) 基极电流不会不足（＝最小\(I_B\)）和(2)不超出I/O限制（＝最大\(I_B\)）。加入这种“上下限检查”，即使在存在电阻公差、温度、I/O个体差异的量产条件下，也能更好地说明“为何设定为该值”。
基极串联电阻和GND回路布线的注意事项
\(R_B\) 的值确定后，还需考量电路上的布局和布线。即使计算正确，若布局和布线不合理，也无法按设计预期工作。
基极串联电阻必须插入I/O引脚与基极引脚之间。如果未插入电阻，基极电流将不受限，可能导致I/O引脚和晶体管损坏。需要注意的是，如果误将电阻接入发射极侧，会导致发射极电位上升，\(V_{BE}\) 下降，从而造成晶体管无法充分导通。在电路通电前，务必确认电阻的位置。
发射极与GND之间的布线要尽可能短。基极周围的布线应返回至噪声少且干净的GND。在发射极与GND之间有电阻或电感时，会导致发射极电位浮动，从而使\(V_{BE}\)低于设计值。尤其是处理大电流时，需注意布线阻抗对\(V_{CE}\)的影响。当电流超过500mA时，应测量实际的布线电阻。
在复位和启动时，如果GPIO处于高阻抗状态，基极将会悬空，可能使晶体管处于不稳定状态。为避免这种情况，应根据需要在基极与GND之间添加下拉电阻。电阻值的选择应以数十kΩ左右为起点，选择比\(R_B\)足够大的值。通过这个电阻，使微控制器即使在尚未完成初始化的期间，也能确保晶体管切实保持关断状态。将下拉电阻中流过的电流控制在设计\(I_B\)的1%以下，以该参考标准进行确认。
在低边开关电路中确保NPN晶体管切实饱和的设计要点
要使晶体管饱和，需通过技术规格书确认\(V_{BE}\) 和\(V_{CE(sat)}\)的实测值，并为基极电流留出裕量。进入放大区会导致损耗增加，甚至可能损坏器件。
\(V_{BE}\) 和\(V_{CE(sat)}\)的参考值以及技术规格书解读方法
在基极电阻的计算中，设\(V_{BE(on)}\) = 0.7 V。实际值会因器件和电流而略有波动，但多数NPN导通时，该值都会在0.6–0.8V的范围内。设计中若预估0.7V左右，则更容易确保决定\(β_{forced}\)时的裕量。初期原型验证时，需测量实际的\(V_{BE}\)。
\(V_{CE(sat)}\)饱和时的集电极-发射极间电压。在小信号晶体管中，在数十〜数百mA的条件下，典型值约为0.1–0.3V。该值越小，作为开关使用时的损耗就越低。关于集电极电流对应的\(V_{CE(sat)}\)变化，可参阅技术技术规格书中的图表。
在查看技术规格书时，需确认\(V_{CE(sat)}\)是在什么样的\(I_C\)和\(I_B\)（或\(I_C\) / \(I_B\)）条件下测量的。例如，若记载为“\(V_{CE(sat)}\) = 0.2 V (\(I_C\) = 100 mA, \(I_B\) = 10 mA)”，则对应\(I_C\) / \(I_B\) = 10条件下的值。
| 参数 | 典型值 | 确认要点 |
|---|---|---|
| \(V_{BE(on)}\) | 0.6–0.8 V | 用于计算\(R_B\) |
| \(V_{CE(sat)}\) | 0.1–0.3 V | 确认测试条件（\(I_C\) 、\(I_B\)） |
| \(I_C\) / \(I_B\) | 10–20 | 与设计的\(β_{forced}\) 进行比较 |
这三个参数决定饱和裕量。在确定设计之前确认它们的值。
下面结合具体例子来说明。当技术规格书中记载“\(V_{CE(sat)}\) = 0.2 V (\(I_C\) = 150 mA, \(I_B\) = 15 mA)”，设计条件为\(I_C\) = 200 mA、\(I_B\) = 20 mA时，设计的\(I_C\) / \(I_B\) = 10，与技术规格书中的\(I_C\) / \(I_B\)> = 10相同。此时，\(V_{CE(sat)}\)预计将等于或略大于技术规格书中的标称值。
如果设计中的\(I_C\) = 200 mA、\(I_B\) = 10 mA，则设计的\(I_C\) / \(I_B\) = 20，高于技术规格书中的条件要求。这种情况下，\(V_{CE(sat)}\)可能会高于0.2V，导致饱和不充分。这需要重新审视设计，增加\(I_B\)，或将\(β_{forced}\)重新设置为更小的值。在测试时，通过实际测量\(V_{CE}\)来确认饱和状态。
确保不进入放大区的基极电流裕量设定方法
当基极电流不足时，晶体管将工作在放大区，\(V_{CE}\)将会增大。在饱和区，\(V_{CE(sat)}\)约为0.2V，而在放大区可能会上升到1V以上。在这种状态下，损耗会增加到5倍以上，可能会因发热导致器件损坏。当温升较大时（例如数十℃以上，或接近100℃时），不仅要对放大区工作状态进行重新评估，还需对损耗和散热条件进行重新评估。首先，实际测量\(V_{CE(sat)}\)和\(I_C\)，并与技术规格书条件进行核对以确定原因，然后根据需要调整\(I_B\)、提高器件规格等级或改善散热情况。
要使其工作在饱和区，就需要确保足够的\(I_B\)。作为开关使用时，原则上根据负载确定\(I_C\)，并将\(I_B\)设定得足够大于该值。不直接使用技术规格书中的\(h_{FE(min)}\)值，而是有意设置较小的\(β_{forced}\)值。
下面整理一下\(h_{FE(min)}\)与\(β_{forced}\)之间的关系。
| \(h_{FE(min)}\) | \(β_{forced}\) | 裕量 |
|---|---|---|
| 100 左右 | 10–20 | \(h_{FE}\) 的1/5〜1/10 |
| 50 左右 | 8–10 | \(h_{FE}\) 的1/5〜1/6 |
通过这样的设置，即使在温度或个体差异导致\(h_{FE}\)变化时，也能更容易维持饱和区。\(h_{FE}\)有随温度升高而上升的趋势，但在低温时\(h_{FE}\)会下降。室温下\(h_{FE}\)=100的晶体管，在低温环境或高集电极电流条件下，其\(h_{FE}\)可能降至50左右。这对于车载用途和工业设备等温度波动较大的严苛环境来说尤为重要。\(β_{forced}\)= 10~20左右的设定，是考虑到这种波动所预留的裕量。
但若将\(β_{forced}\)设置得过小，则\(I_B\)增加，并产生副作用：可能影响微控制器的I/O限制，或使基极驱动的损耗增加。\(β_{forced}\) = 10~20左右是兼顾饱和可靠性与I/O负担之间平衡的范围。为了抑制\(I_B\)，有时会想调高\(β_{forced}\)，但\(β_{forced}\)提升得越高，饱和裕量会就会越少。设计时应先以\(β_{forced}\)= 10~20为参考标准，如果因I/O电流约束不得不增大\(β_{forced}\)，则需从技术规格书条件和实测两方面，确认在最坏温度和最差个体情况下，\(V_{CE(sat)}\)和发热量是否在容许范围内，以此判断可行性。将设计的\(I_C\) / \(I_B\)与技术规格书的条件进行比较，确认设计值较小。只要满足该条件，即可有效降低落入放大区的风险。可在初期原型阶段，通过极限温度条件进行测试，来验证裕量的合理性。
低边开关中保护继电器/电磁阀的感性负载保护电路
感性负载在晶体管关断时会产生反电动势。通过续流二极管创建电流路径，从而保护器件。然而，仅使用续流二极管的话，线圈电流会缓慢衰减，导致磁力不易消除，从而可能使继电器/电磁阀的断开动作（释放）变慢。需要快速释放时，可采用齐纳二极管或RC缓冲电路来对应。
续流二极管的方向与电流、电压额定值
在继电器和电磁阀等感性负载中，当晶体管断开时，为保持线圈电流会产生高电压。在某些条件下，可能会达到数十V~100V以上，因此需要使用钳位电路（如续流二极管等）进行保护，以免超出晶体管的 \(V_{CEO}\)（耐压值）。为防止因超过晶体管的耐压而导致器件损坏，需采用续流二极管进行保护。
续流二极管应与线圈并联连接。通过图示确认连接方法。
二极管的方向为阴极朝向电源侧（+V），阳极朝向晶体管侧（GND侧）。在这个方向下，晶体管导通时二极管处于反向偏置状态，因此不会有电流流过。在关断瞬间，线圈电流形成一条经由二极管循环的路径，从而防止晶体管承受过大的电压。如果方向错误，可能导致电源短路或无法发挥保护功能。焊接前请确认极性标记。
在二极管的选型中，需确认两个额定值。
| 额定项目 | 选择标准 | 例 |
|---|---|---|
| 正向电流\(I_F\) | 线圈电流≥\(I_{LOAD}\) | \(I_{LOAD}\) = 200 mA → \(I_F\) ≥ 200 mA |
| 反向电压\(V_R\) | 超过负载电压\(V_S\)的3~5倍（参考值） | \(V_S\) = 12 V → \(V_R\) ≥ 50 V |
正向电流额定值需要大于\(I_{LOAD}\)，因为线圈电流会瞬间流过二极管。反向电压额定值（\(V_{RRM}\) ）需要至少超过负载供电电压的最大值\(V_{S(max)}\)。另外，应考虑到电源线路的浪涌/尖峰以及布线条件，在选择时留有足够裕量（3～5倍仅为参考标准示例）。例如，对于12V驱动的继电器而言，应选择\(V_R\) = 50 V以上的二极管。额定值不足的二极管会在感性反冲（Kickback）时发生故障。
一般情况下，使用通用的硅整流二极管即可。肖特基二极管的正向电压低且几乎无反向恢复，而很多产品的反向电压规格值较低，在负载电压较高的情况下，选型时需要注意。此外，续流二极管的正向电压降低会导致钳位电压也下降，进而使线圈电流衰减变慢，从而使释放动作趋于延迟。如果希望缩短释放时间，不是替换为肖特基二极管，而应考虑采用齐纳串联或RC缓冲电路等设计钳位电压和波形的方法。
对设计示例①中的5V继电器（200mA），应选择\(I_F\)（平均值/脉冲）均切实超过线圈电流、且\(V_R\)留有裕量的二极管。从安装可靠性和易于获得温度裕度的角度看，首先将1A级整流二极管作为第一候选较为稳妥（在高频开关应用中则应考虑使用高速整流二极管）。
对于设计示例②中的12V电磁阀（70mA）而言，选择1A级产品不仅易于采购，而且更容易确保额定裕量。无论选择什么样的产品，都需要确认在工作过程中的结温保持在额定值以内（例如125℃以下）。
当需要高速释放时，采用齐纳串联或RC缓冲电路
续流二极管虽然能有效抑制反电动势，但会导致线圈电流的衰减速度变慢。如果是继电器，释放时间会延长；如果是电磁阀，则恢复时间会变长。在开/关高速反复切换的应用中，这种衰减时间可能会成为制约因素。如果希望加快释放时间，可考虑采用齐纳二极管串联或RC缓冲电路。关于RC缓冲电路的作用及参数确定方法，在“RC缓冲电路”一文中有详细介绍。
齐纳二极管串联的应用
将续流二极管与齐纳二极管串联连接。通过将齐纳电压\(V_Z\)设定为高于负载电压\(V_S\) 的值，对线圈电压进行钳位。这种结构可在加快释放时间与晶体管电压应力增加之间取得平衡。
钳位电压\(V_{clamp}\) 可通过\(V_S\) 、\(V_Z\) 以及续流二极管的正向压降\(V_F\) 求得：
\(V_{clamp}=V_S+V_Z+V_F\)
钳位电压越高，线圈电流的衰减速度就越快。施加在晶体管上的电压也会上升至\(V_{clamp}\)，因此需要将其控制在晶体管的耐压\(V_{CEO}\)以下。\(V_{clamp}\)要充分低于晶体管的\(V_{CEO}\)。作为起点，将\(V_{clamp}\)设定在\(V_{CEO}\)的70%~80%左右以下较为容易保留裕量，但最终仍需通过实际设备的\(V_{CE}\)波形（最大值）和温升来确认其是否在额定范围内。齐纳二极管应评估“单次关断的能量”和“反复时的平均功率”。若将刚刚关断后的线圈电流设为\(I_0\)（≈ \(I_{LOAD}\)）、电流降至0的衰减时间设为\(t_{decay}\)，则在电流呈单调衰减的前提下，平均电流约为\(I_0\)/2，因此齐纳二极管吸收的能量可近似为 \(E_Z\) ≈ \(V_Z\) × (\(I_0\)/2) × \(t_{decay}\)。对于PWM等反复开关时的平均损耗，可通过\(P_{Z(avg)}\) ≈ \(E_Z\) × \(f\)（\(f\)为关断次数/秒）进行估算，并进一步确认其满足技术规格书中的脉冲功率额定值（相当于\(t_{decay}\)的脉冲宽度）。由于其钳位电压高于二极管单体，因此电流衰减速度更快，释放时间往往缩短。但是，由于缩短量会因线圈的L/R、电源电压、机械结构及驱动波形等因素而显著变化，因此需要通过实际设备进行测量来确定。
RC缓冲电路的应用
将电阻\(R\)和电容器\(C\)串联后，与线圈并联连接。这种结构可降低电压尖峰幅度和振荡。
RC缓冲电路具有减缓电压上升速度、抑制电压尖峰的作用。与续流二极管并用，可降低仅靠二极管无法完全抑制的高频噪声。两者相结合的方式，EMI性能比只使用其一时更优异。
常数的起始点参考值会因负载电感和工作频率的不同而有所变化，其最优值并非固定值。\(C\)决定电压的上升速度，\(R\)限制尖峰电流。当电阻\(R\)过小时，尖峰电流会增大；若电阻\(R\)过大，则会削弱缓冲电路的效果。从中间值开始，根据示波器测量结果进行调整。电阻的损耗\(P_R\) ≒ 1/2 × \(C\) × \(V_{S^2}\) × \(f\)（\(f\)为开关频率）需控制在电阻额定值以下。
保护方式的选择需要考虑到释放时间要求、开关频率以及晶体管耐压（\(V_{CEO}\)）等因素。下表中汇总了具有代表性的方式。
| 方式 | 参考用途 | 优点 | 限制和注意事项 |
|---|---|---|---|
| 只有续流二极管 | 标准的继电器/电磁阀开关（释放时间要求不严格） | 结构简单、元器件数量少，且对安装和采购波动的耐受性强 | 钳位电压低，线圈电流的衰减速度容易变慢（即释放动作延迟）。 |
| 续流+齐纳串联 | 需要高速释放（例如：< 5ms），且晶体管耐压有裕量 | 钳位电压可设置得较高，易于提高电流衰减速度。钳位电压的设计值易于确定 | 晶体管的电压应力增加。由于齐纳损耗增加，所以需要对额定值和温度进行设计 |
| RC缓冲电路（必要时与二极管并用） | 高频开关（例如：> 1 kHz）或注重降低EMI的应用 | 可缓和\(d_v\) / \(d_t\) ，从而减少振铃及高频尖峰 | 需要进行常数调整。由于电阻损耗会增加，因此需要确认额定值及温升情况 |
在实际设备中，使用示波器确认关断时的\(V_{CE}\) 波形和释放时间，并确认满足规格要求。
保护器件不仅“在电路图中的位置”会影响性能，其“安装位置”也与性能直接相关。续流二极管和RC缓冲电路应尽量靠近线圈引脚（负载）安装，缩小回路面积，有助于抑制尖峰和辐射噪声。
低边开关电路损耗和发热量的简易估算
饱和时的损耗通过\(V_{CE(sat)}\)与集电极电流之积求得。需确认该值未超过器件的容许损耗。如果超出容许范围，应考虑提高器件规格等级或更换为MOSFET。
通过P＝\(V_{CE(sat)}\) × \(I_C\) × Duty计算出的损耗参考值
晶体管作为饱和开关导通时，在集电极-发射极之间会残留电压\(V_{CE(sat)}\)。该电压与集电极电流的乘积，即为晶体管所消耗的功率。占空比Duty表示导通时间的比例：
\(P≈V_{CE}(sat)\times I_C\times Duty\)
连续导通时，Duty = 1；PWM驱动且导通时间为50%时，Duty=0.5。根据应用产品的开关模式计算实际占空比。
在设计示例中计算损耗：
设计示例①：5 V继电器驱动（\(I_C\) = 200 mA，连续导通）
假设\(V_{CE(sat)}\) = 0.2 V。由于Duty = 1，所以：
\(P≈0.2\times 0.2\times 1=40mW\)
设计示例②：12 V电磁阀驱动（\(I_C\) = 70 mA、连续导通）
假设\(V_{CE(sat)}\) = 0.2 V。由于Duty = 1，所以：
\(P≈0.2\times 0.07\times 1=14mW\)
小信号晶体管的容许损耗通常为300~500mW左右。设计示例①的损耗为40mW，设计示例②的损耗为14mW，因此均对容许损耗有充分裕量。确认热阻（结到环境），以确保温升是控制在容许范围内的。
下面来看相对于容许损耗的比率。
| 设计示例 | 损耗P | 容许损耗 | 比率 | 判定 |
|---|---|---|---|---|
| ①继电器 | 40 mW | 300 mW | 13% | 有裕量 |
| ②电磁阀 | 14 mW | 300 mW | 5% | 有裕量 |
损耗均在容许损耗的20%以下。在标准工作环境（环境温度25~70℃）下，不会出现发热问题。损耗相对于容许损耗越低，越容易获得温度裕度，但结温由环境温度、电路板散热和封装热阻共同决定。作为参考，即使损耗在容许损耗的数十%以下，在高温环境或密闭壳体中温度仍会上升。最终需通过最差条件下的温度估算（热阻）或实际测量来判断。在50%~80%的范围内，若在高温环境（>70℃）或密闭壳体中使用时需特别注意。超过80%时，需要考虑提高器件规格等级或重新评估配置。在最差条件测试时，需测量实际结温以确认裕量。
超过容许损耗时的应对措施（器件升级/重新评估配置）
当计算出的损耗接近容许损耗时，可考虑采取以下对策：
器件升级
更换为容许损耗更大的产品。从小信号晶体管更换为中等功率晶体管后，容许功耗可从300mW提升至数W级。但需要注意封装尺寸会增大，导致安装面积增加；此外，若损耗水平超过1W，则可能需要加装散热器。
同时还应确认集电极电流额定值。例如，若以\(I_C\) = 500 mA进行设计，选用\(I_{C(max)}\) = 500 mA的器件就缺乏裕量。若选择\(I_{C(max)}\) ≥ 1 A的器件，则使用率为额定值的50%，这就留出了设计裕量。请在技术规格书中确认连续电流额定值和脉冲电流额定值。
包括Duty在内的实际使用条件下的重新评估
若以连续导通（Duty = 1）为前提进行计算，会将损耗值估算得偏大。在实际应用中，由于PWM驱动和反复开/关，平均导通时间可能较短。应使用示波器测量实际占空比，以此判断真实的损耗。
例如，Duty = 0.3（导通时间30%）时：
| 条件 | Duty = 1 | Duty = 0.3 | 削减率 |
|---|---|---|---|
| 设计示例① | 40 mW | 12 mW | 削减70% |
占空比越小，损耗越低，器件选型的空间也就越大。请确认实际使用条件下的占空比，并基于此重新计算损耗。确立热设计裕量时，需要考虑最坏情况下的占空比，而非典型工作状态下的占空比。
替换为MOSFET
当损耗远超容许值，或\(I_C\) ≥ 1 A时，可考虑将NPN晶体管替换为MOSFET。MOSFET的损耗由导通电阻\(R_{DS(on)}\)决定：
\(P≈R_{DS}(on)\times {I_C}^2\times Duty\)
与设计示例①相同的200mA电流条件下，当\(R_{DS(on)}\) = 0.2 Ω时：
\(P≈0.2\times 0.2^2\times 1=8mW\)
与NPN晶体管的40mW相比，损耗可降低至1/5。电流越大，MOSFET的优势越显著。\(I_C\) = 1 A、\(R_{DS(on)}\) = 0.1 Ω时：
\(P≈0.1\times 1^2\times 1=100mW\)
NPN晶体管在\(V_{CE(sat)}\) = 0.2 V、\(I_C\) = 1 A时，P = 200mW，因此使用MOSFET可将损耗降低一半。在这种电流水平下，当效率成为主要设计驱动因素，或者晶体管的散热极限限制了设计时，应选择MOSFET。
用于实机验证的低边开关电路必不可收的验证步骤
设计值的合理性，可以通过测量\(V_{BE}\) 、\(I_C\) 、\(V_{CE(sat)}\)三个参数来判断。如果有示波器，也要确认关断时的二极管钳位波形。
通过DMM确认的3个关键点（\(V_{BE}\)/\(I_C\)/\(V_{CE(sat)}\)）
完成理论设计后，需要通过实际设备来确认工作情况。通过数字万用表（DMM）测量三个参数，即可判断设计的合理性。在测量前，将万用表设定为合适的量程。\(V_{BE}\) 和\(V_{CE}\) 使用2V量程更便于操作，但IC若预期电流接近量程上限，则存在保险丝熔断的风险。首先，使用高量程（例如：10A引脚）或电流检测电阻方式进行初步评估，在确认确实在量程范围内之后，再切换至高精度量程。
\(V_{BE}\)（基极-发射极间电压）
在晶体管导通时，测量基极-发射极之间的电压。很多小信号NPN晶体管，导通时的\(V_{BE}\)大致在0.6~0.9V范围内。但是\(V_{BE}\)依赖于电流和温度，在基极电流较大的情况下，其值也可能看起来偏高。不能仅凭该值判断好坏，还需结合后述的\(I_C\)和\(V_{CE(sat)}\)进行综合确认。
当测量值在0.5V以下时，应怀疑存在基极电流不足、GPIO输出电压不足、以及线路或探头连接错误等问题。确认\(R_B\)的值和连接位置，必要时减小\(R_B\)以提高\(I_B\)。当测量值远超1.0V时，可能存在基极电流过大、测量位置错误或器件异常（包括损坏）的可能性。此时不应立即判断为故障，而是需要确认探头的连接情况，然后重新测量，并结合\(V_{CE(sat)}\)的表现进行综合判断。
\(I_C\)（集电极电流）
测量流过负载的电流。将继电器和电磁阀的规格值与实测值进行对比。可将电流表与负载串联插入，或者测量已知电流检测电阻上的电压降。
如果测量值比规格值小10%以上，则表示晶体管可能未充分导通，或负载侧可能存在问题。若测量值超出规格值，可能是负载的电阻值或电感值与规格不符，或电源电压过高所导致。在调整电路之前，请先确认负载特性和供电电压。
\(V_{CE(sat)}\)（集电极-发射极间饱和电压）
在晶体管的导通时，测量集电极与发射极之间的电压。若作为饱和开关工作，\(V_{CE}\)应控制在0.3V以下。该值高则表示饱和裕量不足。
当测量值在0.5V以上时，可能是基极电流不足，工作在放大区。此时需减小\(R_B\)以提高\(I_B\)，或者重新设定更小的\(β_{forced}\)值。当测定值在1V以上时，需重新审视晶体管选型本身。确认器件的\(h_{FE(min)}\)规格，并验证所选的\(β_{forced}\)是否能提供足够的裕量。
| 测量项目 | 正常范围 | 异常时的应对措施 |
|---|---|---|
| \(V_{BE}\) | 0.6–0.9 V | 0.5 V以下→减小\(R_B\) |
| \(I_C\) | 规格值±10% | 小于规格→确认饱和状态 |
| \(V_{CE(sat)}\) | 0.3 V以下 | 0.5 V以上→提高\(I_B\) |
只要测量这三个项目，即可判断晶体管是否按设计实现了饱和，以及负载是否正常工作。如出现异常，可根据测量值锁定原因并采取对策。应记录所有测量数据，包括设备型号、校准日期和测试条件，以确保可追溯性。
用示波器观察关断时的钳位波形
如果有示波器，可观察晶体管关断时的\(V_{CE}\) 波形。根据该波形，可确认续流二极管是否正常工作，以及反电动势是否被正确钳制。
测量点位于晶体管的集电极。探头的地线连接至发射极或GND。使晶体管反复导通和关断，观测切换至关断瞬间的波形。使用单次触发功能，准确捕捉瞬态现象。可将该数据保存至日志文件，以供日后参考和作为支持文档使用。
仅使用续流二极管时
关断时，\(V_{CE}\) 上升至电源电压\(V_S\)附近，并在没有较大尖峰的情况下趋于稳定。如果波形未大幅超过电源电压，且振动和振铃较少，说明二极管工作正常。波形的调整时间（指振铃衰减后，\(V_{CE}\) 稳定至几乎恒定值所需的时间）会因布线、寄生电容、负载电感等因素而变化，通常为数十µs~数百µs左右。需要注意的是，这里探讨的是电压波形，线圈电流和机械释放时间通常以ms（毫秒）级另行评估。
若\(V_{CE}\) 出现相对于电源电压极端高的尖峰（电源电压的2倍以上）时，可怀疑续流二极管的方向错误或安装遗漏。需要重新确认布线。在电路不通电的状态下，使用万用表测量二极管，确认二极管的极性和功能。
使用齐纳二极管串联时
关断时，\(V_{CE}\)会稳定在设计的钳位电压\(V_{clamp}\)附近。在串联齐纳二极管的配置中，关断时的\(V_{CE}\)将被钳位在电源电压+齐纳电压+二极管正向电压（\(V_S\) + \(V_Z\) + \(V_F\) ）附近。如果大幅超出该范围，则需对重新评估齐纳二极管的额定功率和电压选择。需测量齐纳电流，计算损耗，并确认额定值的合理性。
并用RC缓冲电路时
关断时\(V_{CE}\)上升趋于平缓，高频尖峰得到抑制。如果波形呈现平缓的曲线，表明缓冲电路生效。RC缓冲电路的效果判定，主要指标并非“振铃频率”本身，而是“尖峰振幅是否充分降低”和“振铃是否在数个周期内衰减”。由于频率受寄生分量（布线L、寄生C）的影响很大，因此应以振幅和衰减时间为中心进行评估。
若上升沿依然陡峭，或有残留尖峰，可能是因为C值偏小，或R值过大。可通过提高C值或减小R值进行调整。一边监测波形一边反复调整，直到获得可接受的响应为止。计算最终的电阻损耗，确认额定值的合理性。
波形观测对于确认二极管的工作情况和验证噪声对策的效果十分有效。通过与DMM的静态测量相结合，可以动态验证设计的合理性。另外，将测量结果记录下来，在量产时的故障排查中也会大有帮助。
低边开关电路需要大电流、高效率时的方案选择判断
当驱动电流超过1A或需要多通道驱动时，应考虑改用MOSFET或晶体管阵列。
替换为晶体管阵列（例如：多通道低边驱动器）时，需要注意不能以“单个NPN的固有思维进行替换”，否则容易在损耗和布线方面出现问题。常见的晶体管阵列有达林顿结构，该结构中\(V_{CE(sat)}\)比单个NPN晶体管的更容易变大。当\(V_{CE(sat)}\)增加时，即使在相同的\(I_C\)条件下，损耗P ≒ \(V_{CE(sat)}\)×\(I_C\)×Duty也会增大，直接导致发热量增加，因此特别是在连续驱动或多通道同时导通的情况下，需要对包括“封装整体的容许损耗”和“电路板散热条件”在内的情况进行全面确认。另外，内置钳位二极管的产品，其COM引脚的连接目标（设计为回接至何处）可能因产品而异。如果旨在保护感性负载，请务必通过技术规格书确认内置二极管的回接端与负载电源的关系是否与设计意图一致，以避免因错误布线导致保护失效。
微控制器电流不足和多通道驱动时使用晶体管阵列
使用单个NPN晶体管进行设计较难实现设计目标时，可考虑采用晶体管阵列或数字晶体管。
微控制器电流不足时
按照\(β_{forced}\) = 10–20进行设计时，\(I_B\)会变大。\(I_B\)接近或超出微控制器I/O电流上限时，仅凭单个NPN晶体管难以解决问题。在确定器件之前，应先计算总GPIO电流预算。
例如，3.3V微控制器，当\(I_C\) = 200 mA、\(β_{forced}\) = 10时，需要\(I_B\) = 20 mA。如果I/O上限为1mA，则该设计无法成立。即使将\(β_{forced}\)增加到20，\(I_B\)仍为10mA，没有裕量。温度波动和器件偏差可能将其推入危险区域。
晶体管阵列和数字晶体管内部具有基极电阻或达林顿连接，能够以较小的输入电流处理较大的集电极电流。输入电流数mA以下即可驱动\(I_C\) = 200–500 mA的产品，可大幅减轻微控制器的负担。对于200～500mA的输出能力，典型的输入电流需求约为1～5mA。
多通道驱动时
当同时驱动多个负载时，若单独配置单个NPN晶体管，会导致元器件数量及布线增加。晶体管阵列在一个封装中集成了多个通道，可减少安装面积并降低布线的复杂性。
| 项目 | 单个NPN × 8 | 晶体管阵列（8通道） |
|---|---|---|
| 元器件数量 | 8个晶体管 + 8个电阻 | 阵列IC 1个 |
| 安装面积 | 大（16个元器件的位置） | 小（1个IC的位置） |
| 通道间偏差 | 个别元器件的偏差（\(h_{FE}\) ±50%） | 在阵列内统一（\(h_{FE}\) ±10%） |
晶体管阵列具有通道间的特性差异小、易于均匀驱动多个负载的优点。不过，一旦其中一个通道发生故障，就需要更换整体，因此在可维护性方面，单体NPN可能更具优势。选择方案时，需权衡考虑更换成本和前期成本的削减。
选择晶体管阵列的评估标准为：I/O电流不足或通道数达4个以上。当重视设计简化和实际安装效率时，可考虑采用晶体管阵列。还需要确认阵列的热特性支持最大占空比下的多通道同时工作。
超过1A、高效率、高速开关时考虑MOSFET+驱动器IC
在集电极电流超过1A，或效率和发热成为制约因素时，更改为N沟道MOSFET是有效的解决方案。MOSFET在大电流应用中性能表现优异，其低导通电阻可提升效率。栅极电压阈值和特性在N型和P型器件中有所不同，N型MOSFET通常需要相对源极施加正栅极电压，由漏极引脚承载开关电流。
损耗比较
下面使用实际器件参数比较NPN晶体管与MOSFET的损耗。
NPN晶体管的损耗用\(V_{CE(sat)}\)和\(I_C\)计算：
\(P_{NPN}(≈V_{CE}(sat)\times I_C\times Duty\)
MOSFET的损耗用导通电阻\(R_{DS(on)}\)和\(I_C\)的平方计算：
\(P_{MOS}(≈R_{DS}(sat)\times I_C^2\times Duty\)
以\(I_C\) = 1 A为例进行比较：
| 器件 | 参数 | 损耗（Duty = 1） |
|---|---|---|
| NPN | \(V_{CE(sat)}\) = 0.2 V | 0.2 × 1 = 0.2 W |
| MOSFET | \(R_{DS(on)}\) = 0.1 Ω | 0.1 × 12 = 0.1 W |
损耗的分界点，在估算中大致上由\(V_{CE(sat)}\)和\(R_{DS(on)}\)决定。在相同电流I下比较时，双极晶体管（BJT）的\(P_{NPN}\) ≒ \(V_{CE(sat)}\)×\(I\)、MOSFET的\(P_{MOS}\) ≒ \(R_{DS(on)}\)×\(I^2\)。因此，\(R_{DS(on)}\)×\(I\) ≶ \(V_{CE(sat)}\)) 成为判断优劣的基准（\(I\) ≶ \(V_{CE(sat)}\) / \(R_{DS(on)}\)）。例如\(V_{CE(sat)}\)=0.2 V、\(R_{DS(on)}\)=0.1 Ω时，分界点约为2A。然而实际上，BJT的\(V_{CE(sat)}\)会因为电流增大或基极驱动条件而容易恶化，MOSFET的\(R_{DS(on)}\)也会随温度上升而增加。当设计电流较大时，应选择相对于目标电流\(R_{DS(on)}\)足够小（例如数十mΩ以下）的逻辑电平MOSFET，并从包含温升在内的损耗角度进行比较。
高速开关时
PWM驱动或高频开关（数十kHz以上）应用中，MOSFET能够将开关损耗抑制得更低。NPN晶体管在基极电荷的积蓄和释放上需要时间，导致导通和关断的过渡时间较长（典型值为1~10µs）。由于MOSFET通过栅极电荷的充放电进行控制，因此适用于高速开关（典型过渡时间为10~100ns）。开关损耗\(P_{SW}\) ≒ 0.5 × \(V_{DS}\) × \(I_D\) × (\(t_{rise}\) + \(t_{fall}\)) × \(f\)在10kHz以上的开关频率下占主导地位。
栅极驱动电路的必要性
MOSFET由栅极电压（栅-源电压\(V_{GS}\)）进行控制。微控制器的输出为3.3V/5V时，只要选择在该电压条件下保证了\(R_{DS(on)}\)的逻辑电平MOSFET，在低频应用（如继电器等）中，大多直接连接GPIO即可正常工作。另一方面，当PWM频率较高、栅极电荷\(Q_G\)较大、希望通过缩短上升/下降时间来降低开关损耗时，采用栅极驱动器IC以较大电流对栅极进行充放电的配置是行之有效的方案（栅极驱动电压由驱动器IC的电源决定）。当然，常见的错误是在未确认栅极阈值电压的情况下，就试图用微控制器直接驱动标准MOSFET，这会导致不完全开关和过度发热。
逻辑电平MOSFET是指在\(V_{GS}\) = 4.5 V左右即可充分导通的产品。5V微控制器可以直接驱动。3.3V的微控制器则可能无法完全导通。栅极驱动器IC将低电压输入升压，以确保可靠地驱动MOSFET的栅极（典型栅极驱动电压为10~12V）。\(V_{GS(th)}\)为“微小电流开始流动的电压”，不能作为开关应用中“充分导通”条件的指标。\(R_{DS(on)}\)是附带\(V_{GS}\)条件规定的，因此需确认所需栅极电压（例如3.3V/4.5V/10V）下的\(R_{DS(on)}\)保证值，并验证通入预期的电流\(I_D\)时，损耗 P ≈ \(R_{DS(on)}\) × \(I_{D^2}\) × Duty和温升是否在容许范围内。
从NPN改用MOSFET的判断基准
当符合以下任一角度的条件时，将NPN晶体管替换为MOSFET都是行之有效的。
| 角度 | 参考标准 | 补充说明 |
|---|---|---|
| 电流 | \(I_C\)达到1A以上 | 虽然有时使用BJT也能成立，但从发热和效率的角度来看，MOSFET更容易展现优势 |
| 损耗和热设计 | BJT的损耗接近/超过容许损耗的80% | 需要确保包括环境温度、散热条件（电路板、外壳）在内，在最差条件下的温度裕量 |
| 开关频率 | 10 kHz 以上（PWM等） | BJT易受存储电荷影响而导致开关损耗增加，因此MOSFET通常更具优势 |
| 效率要求 | 电池驱动、热量限制严格、必须低损耗 | 除了选择逻辑电平MOSFET外，必要时还需要探讨使用栅极驱动器IC |
当在PWM等控制方式下开关频率升高时，使BJT进入“深度饱和”本身会带来弊端。BJT在饱和状态下，基极区域容易积蓄电荷，关断时需要时间来抽取这些电荷，从而可能导致下降延迟或开关损耗增加（即所谓的“电荷存储效应”）。
当存在这类问题时，对策主要分为两个方向。一个就是改用MOSFET，这是直接获取低损耗和高速开关的方法。另一个是还是使用BJT，但调整设计使其“难以进入深度饱和”，例如优化基极电流的供应方式（\(β_{forced}\)）以及优化关断时的基极放电路径（可靠拉低基极的电路结构）。需根据PWM的频率、占空比和所需效率，通过损耗估算和波形观测两方面来判断是优先考虑BJT的简洁性，还是优先考虑MOSFET的效率。
改用MOSFET在损耗和效率方面更有益处。但由于需要栅极驱动电路，因此电路结构和元器件数量会增加。具体要根据设计需求，权衡NPN晶体管的简单性与MOSFET的高效性来做选择。从电源线路的开／关控制角度看，建议同时参考“负载开关”的相关讲解。如果还是无法作出判断，则在原型阶段对两种方式分别进行测试，并根据实测结果进行判断。
低边开关电路设计总结（设计步骤回顾与下一步行动）
低边开关是利用微控制器驱动继电器、电磁阀等负载时的基本配置。本文从要求规格整理、晶体管选型、基极电阻计算、饱和动作确认、感性负载保护电路到实际设备验证，全面介绍了设计所需的一系列步骤。
设计中尤为重要的是确保晶体管可靠饱和以抑制损耗和发热，以及保护电路免受感性负载反电动势的影响。在基极驱动方面，不要过度依赖\(h_{FE(min)}\)，应将β_{forced}\)设定在10～20左右，使\(I_B\)留有裕量，并与技术规格书中的\(V_{CE(sat)}\)测量条件进行对照，验证其合理性。在保护电路方面，在满足续流二极管的极性与额定值要求的前提下，根据释放时间及EMI需求，选择使用齐纳二极管串联或RC缓冲电路。
设计确定后，需在实际设备上测量\(V_{BE}\) 、\(I_C\) 、\(V_{CE(sat)}\)，以确认是否与理论计算的结果一致。如果实测值符合预期，那么电路就很可能在按预期工作。当对电流或效率要求较高，或需要多通道驱动时，也可以考虑改用晶体管阵列或MOSFET。进入量产前，如果将包括最差条件（温度、电压、负载波动）下的工作确认在内的各项步骤都审查好，就能大幅减少后续工序的返工。
相关文章
晶体管详解：结构、分类及工作原理基础
双极晶体管｜工作原理及使用方法（NPN/PNP）
NPN晶体管详解｜低边开关基础
PNP晶体管详解｜高边开关基础
MOSFET基础｜寄生电容、Qg、米勒平台、阈值
